Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半

分享XFacebook微博复制链接

日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。

阅读原文 （在新窗口打开）

资讯动态数据由 AI HOT 聚合提供